информационная безопасность
без паники и всерьез
 подробно о проектеRambler's Top100
За кого нас держат?Портрет посетителяГде водятся OGRы
BugTraq.Ru
Русский BugTraq
 Анализ криптографических сетевых... 
 Модель надежности двухузлового... 
 Специальные марковские модели надежности... 
 Блокировка российских аккаунтов... 
 Отзыв сертификатов ЦБ РФ, ПСБ,... 
 Памятка мирным людям во время информационной... 
главная обзор RSN блог библиотека закон бред форум dnet о проекте
bugtraq.ru / форум / dnet
Имя Пароль
ФОРУМ
все доски
FAQ
IRC
новые сообщения
site updates
guestbook
beginners
sysadmin
programming
operating systems
theory
web building
software
hardware
networking
law
hacking
gadgets
job
dnet
humor
miscellaneous
scrap
регистрация





Легенда:
  новое сообщение
  закрытая нитка
  новое сообщение
  в закрытой нитке
  старое сообщение
  • Напоминаю, что масса вопросов по функционированию форума снимается после прочтения его описания.
  • Новичкам также крайне полезно ознакомиться с данным документом.
Это все-таки не вопрос, а утверждение, причем не совсем... 19.11.07 10:55  Число просмотров: 3105
Автор: stream Статус: Незарегистрированный пользователь
<"чистая" ссылка>
> Вот вопрос(ы):
> Во многих других процессорах нет встроенных аппаратных
> команд циклического сдвига, и они должны эмулировать их (по
> крайней мере) двумя сдвигами и логическим ИЛИ. Эта фора
> является причиной того, что многие процессоры считают RC5
> медленнее, чем этого можно было бы ожидать, основываясь на
> обычных тестах. Это также является основной причиной того,
> что клиент RC5 не годится на роль программы тестирования
> производительности процессора.
> Заметим, что архитектура IA32 используется в процессорах
> Intel 80386, 80486, Pentium, Pentium Pro, Pentium II,
> Pentium III и Pentium 4, однако у Pentium 4 нет аппаратной
> реализации циклического сдвига.

Это все-таки не вопрос, а утверждение, причем не совсем точное. В P4 есть, как он называет, "аппаратная реализация циклического сдвига" (см. "microcode 0" ниже), только она какая-то кривая и тормозная.

ROR r32,i => 1 uop, microcode 0, latency 4
ROR r32,cl => 2 uop, microcode 0, latency 6

Т.е. популярный сдвиг на переменное кол-во бит в регистре CL исполняется 2 такта вместо одного на остальных процессорах, а также у этих команд жуткая латентность - если написать два сдвига подряд, между ними будут доп. тормоза в 4/6 тактов.

И в P4 так везде. Совершенно дерьмовая архитектура, дутые мегагерцы - латентность на самых банальных командах (грубо говоря, процессор на самом деле не может полноценно работать на такой частоте, и поэтому сам вставляет в критических точках задержки).

> А Core2Duo?

Это очень правильная архитектура, как я понимаю, они отказались от идей P4 и развивают линию PII/PIII. Любой сдвиг там исполняется один такт без доп. задержек. При меньших мегагерцах тактовой все работает гораздо быстрее.

> Что ему ответить или ссылки какие дать

www.agner.org/optimize/ - мануалы по всем растактовкам всех команд всех процессоров.
<dnet> Поиск 






Rambler's Top100
Рейтинг@Mail.ru


  Copyright © 2001-2022 Dmitry Leonov   Page build time: 0 s   Design: Vadim Derkach