информационная безопасность
без паники и всерьез
 подробно о проектеRambler's Top100
Страшный баг в WindowsЗа кого нас держат?
BugTraq.Ru
Русский BugTraq
 Анализ криптографических сетевых... 
 Модель надежности двухузлового... 
 Специальные марковские модели надежности... 
 Бэкдор в xz/liblzma, предназначенный... 
 Три миллиона электронных замков... 
 Doom на газонокосилках 
главная обзор RSN блог библиотека закон бред форум dnet о проекте
bugtraq.ru / форум / hardware
Имя Пароль
ФОРУМ
все доски
FAQ
IRC
новые сообщения
site updates
guestbook
beginners
sysadmin
programming
operating systems
theory
web building
software
hardware
networking
law
hacking
gadgets
job
dnet
humor
miscellaneous
scrap
регистрация





Легенда:
  новое сообщение
  закрытая нитка
  новое сообщение
  в закрытой нитке
  старое сообщение
  • Напоминаю, что масса вопросов по функционированию форума снимается после прочтения его описания.
  • Новичкам также крайне полезно ознакомиться с данным документом.
Решил вставкой транзистора по схеме с общим коллектором+подбор R в цепи эмитера 24.07.07 01:08  Число просмотров: 2623
Автор: Andd3dfx Статус: Незарегистрированный пользователь
<"чистая" ссылка>
Коллектор фототранзистора к середине делителя 10к+10к (между +U и землей).
- понял, что единственно верное решение, при котором логические 0 и 1 соответствуют нужным диапазонам (могу подробнее).

Проблема в чем: регистрирующая логика такова, что там
предполагаются механические концевики, т.е. 2 линии или
соединены или разомкнуты; между этимим линиями уже
имеется порядка вольта, и когда я выход своего фототранзистора
туда еще сую - там уже под 2.5В, т.е практически логическая 1.

> ЧТО ДЕЛАТЬ? Можно транзистор еще один вставить - но
> это детали лишние, да и с общим эмиттером он инвертором будет :(

РЕШИЛ ТЕМ, ЧТО ВСТАВИЛ ТРАНЗИСТОР BC547 ПО СХЕМЕ С ОБЩИМ КОЛЛЕКТОРОМ-
а он уж инвертором не является.
Пришлось только резистор в цепи его коллектора подобрать, чтобы логический 0 пониже был.
<hardware> Поиск 






Rambler's Top100
Рейтинг@Mail.ru


  Copyright © 2001-2024 Dmitry Leonov   Page build time: 1 s   Design: Vadim Derkach