информационная безопасность
без паники и всерьез
 подробно о проектеRambler's Top100
Атака на InternetВсе любят мед
BugTraq.Ru
Русский BugTraq
 Анализ криптографических сетевых... 
 Модель надежности двухузлового... 
 Специальные марковские модели надежности... 
 Logitech готовится закрыть очередную... 
 Серьёзная атака на инфраструктуру... 
 Microsoft призналась в сознательном... 
главная обзор RSN блог библиотека закон бред форум dnet о проекте
bugtraq.ru / форум / hardware
Имя Пароль
ФОРУМ
все доски
FAQ
IRC
новые сообщения
site updates
guestbook
beginners
sysadmin
programming
operating systems
theory
web building
software
hardware
networking
law
hacking
gadgets
job
dnet
humor
miscellaneous
scrap
регистрация





Легенда:
  новое сообщение
  закрытая нитка
  новое сообщение
  в закрытой нитке
  старое сообщение
  • Напоминаю, что масса вопросов по функционированию форума снимается после прочтения его описания.
  • Новичкам также крайне полезно ознакомиться с данным документом.
Там 144 независимых фон-неймановских узла (ядра) в матрице 18x8. 24.11.11 22:28  Число просмотров: 2001
Автор: HandleX <Александр Майборода> Статус: The Elderman
Отредактировано 24.11.11 22:33  Количество правок: 1
<"чистая" ссылка>
Каждый узел имеет 128 18-битных слов памяти, в каждом слове могут быть упаковано аж три 5-битные инструкции или инструкции с операндами.
20 слов стека.
Несколько регистров, в том числе адресный регистр и указатель текущей инструкции (IP).
5 портов ввода-вывода отображены в память, связаны с ближайшими соседями.
Все ноды по краям матрицы на портах ввода-вывода имеют разные няшные обвязки, как то:
---------------------
Nodes numbered in green have one or two GPIO pins. Those in blue have analog I/O.
Those in orange have digital I/O with specialized purposes: 001 and 701 have high
speed SERDES; 705 has four pins which may be used for an SPI bus; 217, 517 and 715
have a GPIO pin whose read line is connected to one or more analog nodes for sample
synchronization; and nodes 007, 8, and 9 together control two 18-bit parallel buses and
four GPIO pins that may be used to control external memory chips. These and the SPI
bus are of course available for other uses if desired.
---------------------

Ну и в общем, есть инструкции, которые пишут в порт и усыпляют писателя, а целевая нода просыпается при этом. Если целевая нода занята (не спит), писатель "висит", пока целевая нода не освободится.
Есть инструкции, которые пишут в порт и продолжают свою работу -- этакий process spawn.
Есть инструкции, которые пишут в несколько портов произвольно по 5-битной маске -- это воще, multi-process spawn ;)
Когда ноде записали в порт, оно проспается и исполняет записанное прямо из порта -- потому что порты отображены в память.

Такие дела. Новая забава для ассемблерщиков -- эдакий мозголомный пасьянс 18x8 :-)
<hardware> Поиск 








Rambler's Top100
Рейтинг@Mail.ru


  Copyright © 2001-2019 Dmitry Leonov   Page build time: 0 s   Design: Vadim Derkach