Легенда:
 новое сообщение
 закрытая нитка
 новое сообщение
 в закрытой нитке
 старое сообщение
|
- Напоминаю, что масса вопросов по функционированию форума снимается после прочтения его описания.
- Новичкам также крайне полезно ознакомиться с данным документом.
| |
Там 144 независимых фон-неймановских узла (ядра) в матрице 18x8. 24.11.11 22:28 Число просмотров: 4831
Автор: HandleX <Александр М.> Статус: The Elderman
Отредактировано 24.11.11 22:33 Количество правок: 1
|
Каждый узел имеет 128 18-битных слов памяти, в каждом слове могут быть упаковано аж три 5-битные инструкции или инструкции с операндами.
20 слов стека.
Несколько регистров, в том числе адресный регистр и указатель текущей инструкции (IP).
5 портов ввода-вывода отображены в память, связаны с ближайшими соседями.
Все ноды по краям матрицы на портах ввода-вывода имеют разные няшные обвязки, как то:
---------------------
Nodes numbered in green have one or two GPIO pins. Those in blue have analog I/O.
Those in orange have digital I/O with specialized purposes: 001 and 701 have high
speed SERDES; 705 has four pins which may be used for an SPI bus; 217, 517 and 715
have a GPIO pin whose read line is connected to one or more analog nodes for sample
synchronization; and nodes 007, 8, and 9 together control two 18-bit parallel buses and
four GPIO pins that may be used to control external memory chips. These and the SPI
bus are of course available for other uses if desired.
---------------------
Ну и в общем, есть инструкции, которые пишут в порт и усыпляют писателя, а целевая нода просыпается при этом. Если целевая нода занята (не спит), писатель "висит", пока целевая нода не освободится.
Есть инструкции, которые пишут в порт и продолжают свою работу -- этакий process spawn.
Есть инструкции, которые пишут в несколько портов произвольно по 5-битной маске -- это воще, multi-process spawn ;)
Когда ноде записали в порт, оно проспается и исполняет записанное прямо из порта -- потому что порты отображены в память.
Такие дела. Новая забава для ассемблерщиков -- эдакий мозголомный пасьянс 18x8 :-)
|
|
<hardware>
|
Чарльз Мур представил 144-ядерный асинхронный (нетактируемый) Forth-процессор. 24.11.11 15:23
Автор: HandleX <Александр М.> Статус: The Elderman
|
Чувак в бородатые годы создал язык Forth.
Задумал проц.
Создал на форте же инструментарий для его разработки.
И вот оно в железе.
Мне уже кажется, что Мур и сам не человек -- кремень! :-) Уважаю, короче.
Такой процессор ближе по своей природе к биологическим нейронным системам.
Интересно, во что это выльется... Вычислительные процессы в таких системах распространяются ну кагбэ волнами возбуждения, прям как в башке ;)
В этом процессоре каждая ячейка памяти -- по сути своей тоже маленький процессор, и они ещё нескольких видов на кристалле. В общем, это просто МЯСО для любителей мозголомства ;)
сцылко с хабра
|
|
На сколько я понимаю, каждая логическая или арифметическая... 24.11.11 19:33
Автор: Den <Denis> Статус: The Elderman
|
На сколько я понимаю, каждая логическая или арифметическая операция такого процессора сопровождается неким флагом начала и флагом завершения, что и обуславливает необходимость использовать для каждой операции отдельное "микроядро", которое получает входные данные + целеуказание для передачи результата и не выполняет над ними какого-либо действия, пока не получит сигнала к началу. Затем результат помещается в целевое "микроядро" и сигнал завершения становится сигналом начала выполнения операции для целевого "микроядра". и т.д.
Иными словами, 144 ядра это 144 разных арифметико-логических операций.
|
| |
Там 144 независимых фон-неймановских узла (ядра) в матрице 18x8. 24.11.11 22:28
Автор: HandleX <Александр М.> Статус: The Elderman
Отредактировано 24.11.11 22:33 Количество правок: 1
|
Каждый узел имеет 128 18-битных слов памяти, в каждом слове могут быть упаковано аж три 5-битные инструкции или инструкции с операндами.
20 слов стека.
Несколько регистров, в том числе адресный регистр и указатель текущей инструкции (IP).
5 портов ввода-вывода отображены в память, связаны с ближайшими соседями.
Все ноды по краям матрицы на портах ввода-вывода имеют разные няшные обвязки, как то:
---------------------
Nodes numbered in green have one or two GPIO pins. Those in blue have analog I/O.
Those in orange have digital I/O with specialized purposes: 001 and 701 have high
speed SERDES; 705 has four pins which may be used for an SPI bus; 217, 517 and 715
have a GPIO pin whose read line is connected to one or more analog nodes for sample
synchronization; and nodes 007, 8, and 9 together control two 18-bit parallel buses and
four GPIO pins that may be used to control external memory chips. These and the SPI
bus are of course available for other uses if desired.
---------------------
Ну и в общем, есть инструкции, которые пишут в порт и усыпляют писателя, а целевая нода просыпается при этом. Если целевая нода занята (не спит), писатель "висит", пока целевая нода не освободится.
Есть инструкции, которые пишут в порт и продолжают свою работу -- этакий process spawn.
Есть инструкции, которые пишут в несколько портов произвольно по 5-битной маске -- это воще, multi-process spawn ;)
Когда ноде записали в порт, оно проспается и исполняет записанное прямо из порта -- потому что порты отображены в память.
Такие дела. Новая забава для ассемблерщиков -- эдакий мозголомный пасьянс 18x8 :-)
|
|
|
подробно о проекте
Анализ криптографических сетевых...
