информационная безопасность
без паники и всерьез
 подробно о проектеRambler's Top100
Атака на InternetГде водятся OGRыСетевые кракеры и правда о деле Левина
BugTraq.Ru
Русский BugTraq
 Анализ криптографических сетевых... 
 Модель надежности двухузлового... 
 Специальные марковские модели надежности... 
 Microsoft предупредила о двух незакрытых... 
 Перевод Firefox на DNS over HTTPS 
 Microsoft закрыла серьёзную уязвимость,... 
главная обзор RSN блог библиотека закон бред форум dnet о проекте
bugtraq.ru / форум / theory
Имя Пароль
ФОРУМ
если вы видите этот текст, отключите в настройках форума использование JavaScript
регистрация





Легенда:
  новое сообщение
  закрытая нитка
  новое сообщение
  в закрытой нитке
  старое сообщение
  • Напоминаю, что масса вопросов по функционированию форума снимается после прочтения его описания.
  • Новичкам также крайне полезно ознакомиться с данным документом.
В моём случае голову прийдётся поломать ой-ёй... 16.09.12 21:45  Число просмотров: 1745
Автор: HandleX <Александр Майборода> Статус: The Elderman
<"чистая" ссылка>
Процы организованы в матрицу 18x8. Общей шины как таковой нет, чтобы инструкция упала в проц, она должна быть загружена из соседних процов. Т.е. похоже на некий завод с однотипными станками, с транспортными линиями между ними.

И надо быть дирижёром в душе, чтобы это всё "зазвучало".
<theory>
Возможно ли создать 16-битный нативный алгоритм вычисления SHA2-256? 11.09.12 20:31  
Автор: HandleX <Александр Майборода> Статус: The Elderman
Отредактировано 14.09.12 17:14  Количество правок: 13
<"чистая" ссылка>
В википедии псевдокод SHA2 оперирует 32-битными словами. Это критично? Если имеется очень шустрый n-битный проц (moreother, их массив), со всеми нужными нам вращениями и сдвигами, мог бы он вычислять SHA2 без оверхеда на эмуляцию 32битной арифметики?

Заранее всем гуру спасибо за ответы :)

Скорее всего это и общий вопрос -- истинно ли, что отличные от референсных реализаций алгоритмы ВСЕГДА несут оверхед на повышенную/пониженную от 32 бит природу вычислительного агента? Или вот так: является ли 32битность врождённой для SHA2-256?

Ну и да -- 16битный тоже не факт, пытаюсь заточить SHA2 под 18 бит, как бы кощунственно это не звучало -))
Чёт мне кажется, что это вопрос на диссер... а может и кто-то просто разомнёт мыщцы... Но, в любом случае, ещё раз спасибо за конструктив.
Не понял 13.09.12 23:30  
Автор: leo <Леонид Юрьев> Статус: Elderman
<"чистая" ссылка>
Чем больше читаю твой пост, тем меньше понимаю что ты хотел спросить.
Есть 18-битный 144-ядерный проц, 650 милливат потребление, 96000 MIPS молотит, 20 баксов стоит (updated 2) 14.09.12 17:09  
Автор: HandleX <Александр Майборода> Статус: The Elderman
Отредактировано 14.09.12 18:31  Количество правок: 5
<"чистая" ссылка>
Хочу использовать его для майнинга биткоинов, для этого надо его научить шустро считать SHA2-256.

Аппаратно умеет форт, есть для него среда разработки и софтварный эмулятор.
Осталось совсем чуть-чуть -- не сломать свой уставший моск об forth -))

<updated>Ошибся с указанием мипсов — его мощность аж 96000 MIPS.</updated>
Грубые прикидки: представим, что на оверхед уйдёт больше половины (учитывая его неординарность) — останется скажем, 40000 MIPS.
Intel(R) Core(TM) i7-3820 CPU @ 3.60GHz даёт ~9000 BogoMips и считает 66.6 мегахешей в секунду. Получается что наши оценочные 40000 MIPS могут дать 296 мегахешей, что сравнимо с топовыми AMD GPU, но на два порядка более низком энергопортеблении.

Спеки этой зверюги
Не вижу большой проблемы... 16.09.12 18:51  
Автор: Den <Denis> Статус: The Elderman
<"чистая" ссылка>
Не вижу большой проблемы...
Но для получения максимальной производительности тебе придеться писать мнемоникой машинных кодов. У тебя есть спецификация этого проца и ассемблер для компиляции?
33 инструкции 16.09.12 19:46  
Автор: HandleX <Александр Майборода> Статус: The Elderman
Отредактировано 16.09.12 20:04  Количество правок: 8
<"чистая" ссылка>
33 инструкции, и да, ротаций нет, только сдвиги: [ http://www.colorforth.com/inst.htm ].

А вот тут кинцо, как работать в софтварном симуляторе: [ http://205.178.152.129/1907796/IntroSoftsim144a.wmv ].
Прям как будто незабвенный "Хакеры" смотришь, только тут всё реальнее ;)

Вот тут Чак Мур передаёт всем привет http://205.178.152.129/1907796/WelcomeByChuck.wmv , и говорит, что форт живее всех живых и ещё послужит на набивание кошелей биткоинами благо человечества. И что этот проц... ну в общем, дело всей его жизни, и шёл он к нему 40 лет. Асинхронный, нетактируемый.

Вот тут более подробный мануал http://www.greenarraychips.com/home/documents/greg/DB001-110412-F18A.pdf по программированию ОДНОГО ядра. Бог мой, их там 144 )))))
скорее "нет", чем "да" 02.10.12 21:39  
Автор: leo <Леонид Юрьев> Статус: Elderman
<"чистая" ссылка>
Как-то я забыл ответить тебе вовремя :(

Короче, все проблемы в циклических сдвигах. Придется циклами "крутить" пары 16-битных слов. Где-то может-быть 18 бит помогут, а может и навредят. В среднем тебе придется делать N mod 16 итерации цикла на каждый сдвиг.

IMHO игра не стоит свеч, копай в сторону FPGA на готовой карте PCI-Express.
Ладно, будем искать (C) Брилл. рука ;) Пока погряз в софт. эмуляторе — чувствую там себя как конь в сферическом вакууме :) 02.10.12 22:00  
Автор: HandleX <Александр Майборода> Статус: The Elderman
Отредактировано 02.10.12 22:04  Количество правок: 2
<"чистая" ссылка>
Там прикольно — вывод в порт соседнего проца рождает кагбэ process spawn — если целевой проц свободен, он хватает вывод, и пытается его исполнять. В 18-битное слово могут быть упакованы 3 инструкции...

Романтика, блин -))
C процом более высоких разрядов точно есть эффективные... 11.09.12 23:36  
Автор: AMMOnium Статус: Незарегистрированный пользователь
<"чистая" ссылка>
C процом более высоких разрядов точно есть эффективные способы.

На GSoC для JtR заявлено нечто похожее.
http://www.openwall.com/lists/john-dev/2012/03/23/18
http://eprint.iacr.org/2012/067.pdf

Плюс довольно здравые доки по аппаратному вычислению SHA-2 на ASIC, c обратной совместимостью под SHA-1
http://async.org.uk/tech-reports/NCL-EECE-MSD-TR-2011-170.pdf

И просто по оптимизации SHA-2
http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.65.5992&rep=rep1&type=pdf

С понижением разрядности "тупо в лоб" будут проблемы, но вот тут пилят SHA-256 для 8-битного AVR
http://eprint.iacr.org/2012/156.pdf

783 цикла на байт на AVR по сравнению с 10-12 циклами на десктопных процах Core i7 это очень даже ничего (если учесть разницу в тактовой частоте, каких-то четыре порядка).
В моём случае голову прийдётся поломать ой-ёй... 16.09.12 21:45  
Автор: HandleX <Александр Майборода> Статус: The Elderman
<"чистая" ссылка>
Процы организованы в матрицу 18x8. Общей шины как таковой нет, чтобы инструкция упала в проц, она должна быть загружена из соседних процов. Т.е. похоже на некий завод с однотипными станками, с транспортными линиями между ними.

И надо быть дирижёром в душе, чтобы это всё "зазвучало".
1






Rambler's Top100
Рейтинг@Mail.ru


  Copyright © 2001-2020 Dmitry Leonov   Page build time: 0 s   Design: Vadim Derkach